TRƯỜNG ĐH SƯ PHẠM KỸ THUẬT TPHCM **KHOA ĐÀO TẠO CHẤT LƯỢNG CAO**		**ĐÁP ÁN HỌC KỲ II NĂM HỌC 2022-2023** **Môn:** Kỹ thuật số Mã môn học: DIGI330163 Đề số/Mã đề: 01. Đề thi có 5 trang. Thời gian: 90 phút. Được phép sử dụng tài liệu 1 tờ A4 viết tay. **SV làm bài trực tiếp trên đề thi và nộp lại đề**
Chữ ký giám thị 1	Chữ ký giám thị 2	
Điểm và chữ ký		
CB chấm thi thứ nhất	CB chấm thi thứ hai	**Họ và tên:**..... **Mã số SV:**..... **Số TT:**.....**Phòng thi:**.....

Câu 1: (2 điểm) Cho bảng trạng thái với A, B, C là ngõ vào, Y là ngõ ra.

A	B	C	Y
0	**0**	**0**	**0**
0	**0**	**1**	**0**
0	**1**	**0**	**1**
0	**1**	**1**	**1**
1	**0**	**0**	**1**
1	**0**	**1**	**0**
1	**1**	**0**	**0**
1	**1**	**1**	**1**

a) Hãy viết hàm Y theo dạng tổng của các tích (SOP).

$$Y = \bar{A}B\bar{C} + \bar{A}BC + A\bar{B}\bar{C} + ABC$$

0.5đ

b) Hãy viết hàm Y theo dạng tích của các tổng (POS).

$$Y = (A + B + C)\,(A + B + \bar{C})(\bar{A} + B + \bar{C})(\bar{A} + \bar{B} + C)$$

0.5đ

c) Sử dụng bìa Karnaugh để tối giản hàm Y.

AB \ C	00	01	11	10
0	0	1	0	1
1	0	1	1	0

Hàm Y tối giản

$$Y = \bar{A}B + BC + A\bar{B}\bar{C}$$

0.5đ

d) Hãy vẽ mạch logic từ hàm Y tối giản với yêu cầu chỉ được sử dụng cổng NAND.

$$Y = \overline{\overline{\bar{A}B + BC + A\bar{B}\bar{C}}} = \overline{\overline{\bar{A}B}.\overline{BC}.\overline{A\bar{B}\bar{C}}}$$



0.5đ

Câu 2: (2 điểm) Hãy thiết kế mạch giải mã từ 2 đường sang 4 đường ngõ ra tích cực mức thấp có 1 ngõ vào cho phép E tích cực mức thấp.

a) Vẽ sơ đồ khối



0.5đ

b) Viết bảng trạng thái **0.5đ**

Ngõ vào			Ngõ ra			
$\bar{E}$	B	A	O_3	O_2	O_1	O_0
1	x	x	1	1	1	1
0	0	0	1	1	1	0
0	0	1	1	1	0	1
0	1	0	1	0	1	1
0	1	1	0	1	1	1

c) Viết các hàm ngõ ra

$$O_0 = \bar{E} + B + A = \overline{\bar{\bar{E}}\bar{B}\bar{A}}$$
$$O_1 = \bar{E} + B + \bar{A} = \overline{\bar{\bar{E}}\bar{B}A}$$
$$O_2 = \bar{E} + \bar{B} + A = \overline{\bar{\bar{E}}B\bar{A}}$$
$$O_0 = \bar{E} + \bar{B} + \bar{A} = \overline{\bar{\bar{E}}BA}$$

0.5đ

d) Vẽ mạch điện



0.5đ

Câu 3: (4 điểm) Cho Flip-Flop (FF) như **Hình 1**, với S là Set và R là Reset.

a) Hãy trình bày đặc điểm của FF.

Đây là FF JK có CLK tác động cạnh xuống, J và K là các ngõ vào đồng bộ, Set và Reset là các ngõ vào không đồng bộ tích cực mức thấp

0.25đ



Hình 1

b) Hãy vẽ dạng sóng ngõ ra Q của FF tương ứng với các dạng sóng ngõ như trong **Hình 2.** Giả sử trạng thái ban đầu Q = 0.



Hình 2

0.5đ **0.5đ**

c) Cho mạch đếm **Hình 3**



Hình 3

i) Khi SW ở vị trí 1, hãy cho biết trạng thái trung gian (trạng thái khống chế) và trạng thái đặt lại (trạng thái bắt đầu) của mạch đếm **Hình 3**

Trạng thái trung gian		
Q2	Q1	Q0
0	0	0

0.5đ

Trạng thái đặt lại		
Q2	Q1	Q0
1	1	0

0.5đ

ii) Khi SW ở vị trí 1, hãy viết các trạng thái đếm của mạch đếm **Hình 3** theo đúng thứ tự đếm

	Q2	Q1	Q0
	1	1	0
	1	0	1
	1	0	0
	0	1	1
	0	1	0
	0	0	1

0.75đ

iii) Khi SW ở vị trí 2, hãy trình bày nguyên lý hoạt động của mạch **Hình 3** khi mới cấp điện

Khi mới cấp điện thì tụ điện C1 bắt đầu nạp, giá trị điện áp ban đầu trên tụ $V_C = 0$. Tại thời điểm này ngõ vào cổng AND có mức logic thấp nên ngõ ra cổng AND có mức logic thấp tác động vào các ngõ Set Q_1, Q_2 và tác động Reset Q_0 nên ngõ ra mạch đếm có trạng thái $Q_2Q_1Q_0 = 110$. Sau đó tụ điện được nạp đầy thì ngõ vào cổng AND có mức logic cao kết hợp với $Q_2Q_1Q_0 = 110$ nên ngõ ra cổng OR cũng có mực logic cao. Vì vậy ngõ ra cổng AND lúc này lên mức cao và mạch bắt đầu đếm.

0.5đ

d) Hãy vẽ thêm các dây nối vào mạch đếm **Hình 4** để mạch đếm bắt đầu với trạng thái $Q_2Q_1Q_0$ là **100**.



0.5đ

Hình 4

Câu 4: (2 điểm) **Sinh viên chỉ chọn 1 trong 3 câu sau:**

Câu 4A: Cho mạch điện như **Hình 5**

a) Hãy cho biết chức năng của chân số 4 của IC 555.

Chân số 4 là chân RES của IC tác động bằng mức thấp. Khi chân này ở 0V thì IC không hoạt động và ngõ ra $V_O = 0$

0.5đ

Hình 5



b) Vẽ các dạng sóng của mạch **Hình 5**

Khi vừa nhấn S1



0.75đ

c) Tính R để có T = 3s. Cho C = 47µF

T = 1,1RC

$$R = \frac{T}{1{,}1C} = \frac{3s}{1{,}1x47\mu F} = 58K\Omega$$

0.75đ

Câu 4B: Cho R-ADC (ADC điện áp tham chiếu bậc thang) 8 bit có độ lớn bậc thang (Step-size) là 50mV, điện áp ngõ vào là 7,234V và V_T = 40mV.

a) Hãy tìm kết quả ngõ ra số của bộ ADC trên khi ngõ vào là 7,234V biết V_T = 40mV

Số bậc chuyển đổi là:

(7,234V + 40mV)/50mV = 145,48 bậc

Vậy chuyển đổi sẽ dừng lại tại bậc 146

Ngõ ra số là: 10010010B

0.5đ

0.5đ

b) Tính thời gian chuyển đổi khi cho tần số xung clock là 2kHz

T_{CK} = 0,5ms

T_C = 146 x 0,5ms = 73ms

0.5đ

0.5đ

Câu 4C: Cho bộ nhớ **ROM 1024 x 8**. ROM có 1 ngõ vào cho phép (chip enable) tích cực mức thấp và 1 ngõ ra cho phép (output enable) tích cực mức cao.

c) Vẽ sơ đồ ký hiệu của bộ nhớ và tính dung lượng của bộ nhớ theo đơn bị Byte



0.75đ

C = 1024 byte

0.5đ

d) Hãy viết 5 địa chỉ cuối cùng của bộ nhớ dưới dạng số Hex.

3FBH, 3FCH, 3FDH, 3FEH, 3FFH

0.75đ

Ghi chú: Cán bộ coi thi không được giải thích đề thi.

Chuẩn đầu ra của học phần (về kiến thức)	Nội dung kiểm tra
[CĐR G1.3]: Trình bày nguyên lý của các bộ nhớ ROM, RAM và các mạch chuyển đổi tương tự - số.	Câu 4
[CĐR G2.3]: Phân tích hoạt động và vẽ dạng sóng trong các mạch đếm không đồng bộ, đếm đồng bộ, đếm vòng, thanh ghi dịch, dao động và đơn ổn.	Câu 3, 4
[CĐR G4.1]: Vận dụng các định lý đại số Boole, định lý De-morgan, phương pháp bảng Karnaugh để tối giản biểu thức logic	Câu 1
[CĐR G4.2]: Thiết kế các mạch logic tổ hợp, logic tuần tự, dao động tạo sóng vuông và đơn ổn. Tính toán giao tiếp giữa các họ IC, giữa IC với tải công suất.	Câu 2, 4

Ngày 10 tháng 05 năm 2023

Thông qua Trưởng ngành

(ký và ghi rõ họ tên)